Доклад "Автоматическая генерация кода: современный подход к разработке систем на ПЛИС"

Марат Усс, Инженер по цифровой обработке сигналов

Доклад посвящён теме автоматической генерации Verilog и VHDL-кода для реализации алгоритмов на FPGA и ASIC. Будут рассмотрены темы описания и отладки алгоритмов на высоком уровне, в виде динамических моделей, поэтапного уточнения математики моделей с учётом последующей аппаратной реализации, и сравнения показателей автоматически сгенерированного кода, и кода, написанного вручную.

Особое внимание будет уделено роли высокоуровневого моделирования и автоматической генерации в рабочем процессе верификации кода на ПЛИС.