Назначение продукта

LDPC кодер и декодер (код с малой плотностью проверок на чётность) используется для коррекции ошибок в канале связи, который имеет лучший выигрыш кодирования по сравнению со сверточными кодами. Несмотря на сложность реализации по сравнению с турбо-кодом, отсутствие преград к использованию (незащищённость патентами) сделало LDPC-коды привлекательными для телекоммуникационной отрасли, и фактически стали стандартом де-факто. Данное IP кодера и декодера предназначено для использования на ASIC или FPGA.


Основные возможности

  • Поддержка скорости кодирования — 1/2, 2/3, 3/4, 5/6
  • Поддержка длины кодового слова — 648, 1296 и 1944 бит
  • Выигрыш в кодировании по сравнению со сверточными кодами – до 3 дБ
  • Слоистая архитектура LDPC декодера
  • Настраиваемое количество итераций декодирования
  • Ранняя остановка декодирования при исправлении всех ошибок
  • Возможность использования для ASIC и FPGA
  • Возможность встраивать в модели MATLAB/Simulink для отладки в составе системной модели

Состав продукта

  • Модели MATLAB/Simulink готовые для генерации оптимального Verilog и VHDL кода
  • Эквивалентная bit-true MATLAB модель для ускоренной симуляции
  • Тестовые сценарии на MATLAB/Simulink для верификации работы кодеров и декодеров
  • Документация по использованию и тестированию
  • Возможность изменения размера кода и генерирующих матриц по запросу заказчика

${message}

${message}