

IP-ядро OFDMex-IP предназначено для работы в качестве OFDM-модулятора или демодулятора в различных DSP-системах с комплексным представлением сигнала.

Применение

1 Системы связи с OFDM модуляцией

IP-ядро идеально подходит для приемопередающих устройств, использующих технологию OFDM, в сочетании с различными стандартами связи.

2 Оборудование для систем цифрового телевидения DVB

3 Системы беспроводного доступа Wi-Fi (IEEE 802.11a/n/ac/ax/be)

4 Базовые станции 3G/4G/LTE/5G NR

IP-ядро используется для обработки сигналов в базовых станциях мобильной связи, обеспечивая высокую производительность и гибкость конфигурации.

Архитектура

IP-ядро OFDMex-IP предоставляет пользователю возможность конфигурации с целью выбора режима работы и максимальной длины FFT. Последнее позволяет в случае необходимости значительно оптимизировать используемые ресурсы FPGA. При конфигурации доступны режимы работы OFDM-модулятор или OFDM-демодулятор. Максимальная длина FFT может быть установлена из ряда: 64, 128, 256, 512, 1024, 2048.

На рисунке 1 показаны структурные схемы ядра в режиме модулятора и демодулятора. При работе в режиме модулятора IP-ядро принимает на вход комплексные отсчеты,

формирующие спектр OFDM-символа. Полный спектр формируется с помощью формирователя OFDM-символа (Symbol formation) с учётом требуемого размера защитных интервалов. Далее с помощью повторителя (Sample repeater) в случае, если длина FFT меньше максимальной длины, формируется полный набор отсчётов для обратного преобразования Фурье (IFFT).

Поскольку входные данные модулятора представлены как симметричный спектр, спектр сигнала на выходе IFFT смещается на половину частоты дискретизации. После этого к OFDM-символу во временной области добавляется циклический префикс требуемой длины. В случае использования оконной обработки в конце также добавляется суффикс с длиной, равной длине окна. Кроме того, в начале префикса и для суффикса применяется умножение на оконную функцию (Windowing). В выходной последовательности префикс перекрывается с суффиксом предыдущего символа.




Рисунок 1

При работе в режиме демодулятора IP-ядро принимает на входе OFDM-символы во временной области. При этом вначале происходит удаление циклического префикса. Далее, если длина символа меньше максимального размера FFT, с помощью периодического повторения формируется последовательность длины, необходимой для FFT.

Так как отсчёты на выходе демодулятора интерпретируются как симметричный спектр, перед FFT во временной области спектр сигнала смещается на половину частоты дискретизации. После выполнения преобразования Фурье из спектра выделяются необходимые компоненты и подаются на выход.

Сигналы управления и временные диаграммы

Обработка данных, поступающих на входные порты, начинается после установки сигнала `valid_in` в значение логической «1». Полезные выходные данные появляются после установки `valid_out` в значение логической «1». Управляющий порт `fft_mode` определяет размер FFT/IFFT преобразования для текущего OFDM-символа. Номер режима выбирается из ряда 0, 1, 2, 3, 4, 5, что поэлементно соответствует длине FFT 64, 128, 256, 512, 1024, 2048. С помощью портов `cp_len`, `left_guard`, `right_guard` задаются соответственно длина циклического префикса, размер левого и правого защитного интервала. Порт `dc_null` в режиме модулятора используется для установки режима автоматической вставки отсчёта нулевой постоянной составляющей. В режиме демодулятора порт `dc_null` используется для установки режима удаления отсчёта постоянной составляющей из выходных данных. В режиме модулятора существует дополнительный порт `win_len` для установки длины окна при оконной обработке. Максимальная длина окна – `win_len = 32` отсчёта. При установке длины `win_len = 0` оконная обработка не выполняется. Также предусмотрен порт сброса состояния IP-ядра OFDMex-IP – `prg_rst`, по сигналу от которого происходит общий сброс всех регистров внутри блока.

На рисунке 2 показан пример дизайна системы с использованием IP-ядер OFDMex-IP. При конфигурации ядер пользователю

необходимо указать режим работы ядра и максимальную длину FFT (рисунок 3).




Рисунок 2




Рисунок 3

Обработка данных в ядре OFDMex-IP имеет высокую степень конвейеризации. Задержка данных между входом и выходом зависит от конфигурации и значений текущих параметров. Запуск цикла обработки OFDM-символа происходит после того, как на вход ядра поступят все данные, необходимые для формирования или демодуляции.

На рисунке 4 показан пример временных диаграммы работы модулятора. На вход модулятора непрерывно поступают данные для формирования четырех OFDM-символов. Как видно, данные на выходе появляются с задержкой, обусловленной конвейерной обработкой.




Рисунок 4

Аналогичным образом выглядят временные диаграммы работы в режиме демодулятора (рисунок 5).




Рисунок 5

Совместимость со стандартом LTE

IP-ядро OFDMex-IP может быть использовано в системах связи стандарта LTE с количеством ресурсных блоков (NDLRB): 6, 15, 25, 50, 100. Для этого необходимо сконфигурировать ядро на максимальную длину FFT 2048 и обеспечить подачу на входные порты соответствующих параметров, исходя из стандарта. Например, для NDLRB = 50 в режиме extended CP следует установить параметры: `fft_mode = 4`, `dc_null = 1`, `cp_len = 256`, `left_guard = 212`, `right_guard = 211`

Технические характеристики

- Режимы работы:
 - OFDM-модулятор
 - OFDM-демодулятор
- Максимальное значение длины FFT устанавливаемое при конфигурации – 64, 128, 256, 512, 1024, 2048
- Значение длины FFT, устанавливаемое через порт – 64, 128, 256, 512, 1024, 2048 (`fft_len <= FFTmax`)
- Максимальная длина окна при оконной обработке в модуляторе – 32 (по стандарту IEEE 802.11g)

Следующие параметры IP-ядра зависят от конкретной конфигурации. Для справки приведены некоторые значения.

Модулятор, FFTmax = 64

- Максимальная тактовая частота работы ядра – 320 МГц (Xilinx Zynq7100)
- LUT – 2799
- DSP – 10
- FF – 5038
- RAMB36E1 – 4

Модулятор, FFTmax = 2048

- Максимальная тактовая частота работы ядра – 345 МГц (Xilinx Zynq7100)
- LUT – 5571
- DSP – 19
- FF – 8073
- RAMB36E1 – 17.5

Демодулятор, FFTmax = 64

- Максимальная тактовая частота работы ядра – 410 МГц (Xilinx Zynq7100/Zynq7045/Kintex-7)
- LUT – 2817
- DSP – 6
- FF – 4629
- RAMB36E1 – 2

Демодулятор, FFTmax = 2048

- Максимальная тактовая частота работы ядра – 305 МГц (Xilinx Zynq7100/Zynq7045/Kintex-7)
- LUT – 6421
- DSP – 16
- FF – 9489
- RAMB36E1 – 15

Тестирование и симуляция

Для тестирования и симуляции IP-ядра OFDMex-IP возможна поставка завершённого тестового окружения, реализованного с помощью языков описания Verilog/VHDL с привязкой к конкретному типу симулятора: Mentor Graphics ModelSim/Cadence Incisive/Xilinx Vivado Simulator.

Интеграция

IP-ядро OFDMex-IP ЦИТМ «Экспонента» всегда доступно для целевых платформ FPGA и СБИС. При наличии специфических требований возможно рассмотрение доработки ядра. Для специальных применений возможно использование IP-ядра OFDMex-IP в составе специализированных СнК.

Интеграция IP-ядра OFDMex-IP в текущие или будущие проекты возможна в соответствии с требованиями и пожеланиями заказчика. Специалисты ЦИТМ «Экспонента» помогут вам в решении этой задачи.

Свяжитесь с нами, чтобы узнать больше технических подробностей!

 +7 (495) 009 65 85
 info@exponenta.ru
 www.exponenta.ru