В ходе вебинара вы узнаете, как с помощью инструментов MathWorks:
  • Проводить целочисленное моделирование в среде Simulink
  • Генерировать HDL код из Simulink, Stateflow и кода MATLAB
  • Оптимизировать получаемый дизайн по скорости и площади
  • Осуществлять верификацию HDL посредством ко-симуляции с ModelSim и FPGA-in-the-loop

На данном бесплатном вебинаре вы узнаете, как инструменты модельно-ориентированного проектирования среды Simulink ускоряют разработку встроенных систем обработки сигналов. Инженер департамента MathWorks Михаил Песельник расскажет об имитационном моделировании, реализации и проверке систем обработки сигналов в реальном времени.

На демонстрационном примере будет показано, как модель параметрического эквалайзера в Simulink, разработанная в арифметике с плавающей точкой, переводится в арифметику с фиксированной точкой, подготавливается к генерации HDL кода и реализуется на отладочной плате Xilinx SP605. Реализация затем проверяется с помощью метода FPGA-in-the-loop.

На вебинар приглашаются инженеры, системные архитекторы и руководители проектов, занимающиеся разработкой и проектированием встроенных систем обработки сигналов и систем связи. Вебинар также будет полезен всем специалистам, занимающимся разработкой встроенных систем.

15 марта
Четверг

10:00

Прошло

Спикеры

Михаил Песельник Михаил Песельник

Михаил Песельник - ведущий инженер ЦИТМ Экспонента по прототипированию алгоритмов в реальном времени, а также по процессам верификации и валидации при проектировании встраиваемых систем повышенной надежности. Михаил имеет квалификацию магистра по специальности "Системный анализ, управление и обработка информации" в МГУЛ. Михаил имеет многолетний опыт работы с инструментами MathWorks в области разработки алгоритмов управления и является профессиональным тренером по модельно-ориентированному проектированию. До перехода в ЦИТМ Экспонента, он работал в мировых автомобильных компаниях, разрабатывая системы управления для двигателей внутреннего сгорания.

Поделиться
Поделиться