${message}

Данный практический двухдневный курс нацелен на изучение процесса разработки и конфигурирования моделей в среде Simulink и развёртывания их на платформе Xilinx® Zynq®-7000

Курс рассчитан на пользователей Simulink, которые планируют генерировать, проверять достоверность и развёртывать C/C++ код встраиваемых систем и HDL-код для совместного аппаратно-программного проектирования с использованием Embedded Coder и HDL Coder. В курсе используется отладочная плата ZedBoard™.

Темы курса:

  • Обзор платформы Zynq и настройка среды;
  • Введение в Embedded Coder;
  • Введение в HDL Coder;
  • Генерация и развёртывание IP ядра;
  • Настройка параметров режима External Mode;
  • Верификация в режиме processor-in-the-loop (PIL);
  • Преобразование модели в арифметику с фиксированной точкой;
  • Обмен данными с приложениями реального времени;
  • Разработка драйверов устройств;
  • Разделение частей проекта между процессорной системой и программируемой логикой.

Предварительная подготовка:

Продолжительность курса - 2 дня.

Программа курса:

День 1 из 2

Обзор платформы Zynq и настройка среды.

Цель: сконфигурировать платформу Zynq-7000 и настроить среду MATLAB.

  • Обзор Zynq-7000;
  • Наладка платформы Zynq, установка ПО;
  • Настройка среды MATLAB;
  • Проверка соединения с устройством Zynq.


Введение в Embedded Coder.

Цель: сконфигурировать модель Simulink для генерации встраиваемого кода и эффективно интерпретировать сгенерированный код.

  • Архитектура встраиваемого приложения;
  • Генерация ERT-кода (embedded real-time code);
  • Модули кода;
  • Структуры данных в сгенерированном коде;
  • Процесс сборки в Embedded Coder.


Введение в HDL Coder.

Цель: подготовить модель Simulink для генерации HDL-кода и изучить сгенерированный HDL-кода.

  • Генерация HDL-кода с помощью HDL Workflow Advisor;
  • Организация ссылок между сгенерированным HDL-кодом и выбранными блоками Simulink.


Генерация и развёртывание IP ядра.

Цель: использовать HDL Workflow Advisor для конфигурации модели Simulink, осуществить генерацию и сборку HDL- и C-кода, выполнить программирование платформы Zynq.

  • Конфигурирование подсистемы для программируемой логики;
  • Конфигурирование интерфейсов конечного и периферийных устройств;
  • Генерация IP ядра и интеграция с EDK;
  • Сборка и развёртывание битового потока ПЛИС;
  • Генерация и развёртывание модели программного интерфейса.


Настройка параметров режима External Mode.

Цель: в режиме External Mode осуществить быстрое прототипирование, настраивая параметры проекта в алгоритме реального времени на платформе Zynq.

  • Рабочий процесс в External Mode;
  • External Mode на процессорной системе;
  • External Mode на процессорной системе и программируемой логике;
  • Повторное использование бит-файла;
  • Настройка параметров в программируемой логике;
  • Анализ режима External Mode.


День 2 из 2

Верификация в режиме processor-in-the-loop (PIL).

Цель: в режиме processor-in-the-loop верифицировать алгоритм, выполняемый на платформе Zynq, и осуществить профилирование времён выполнения вашего алгоритма.

  • Рабочий процесс в режиме processor-in-the-loop (PIL) на Zynq;
  • PIL-верификация с блоком PIL;
  • PIL-верификация с эталонной моделью;
  • PIL-верификация с моделью верхнего уровня;
  • Профилирование выполнения кода с PIL;
  • Анализ режима PIL.


Преобразование модели в арифметику с фиксированной точкой.

Цель: использовать инструмент Fixed-Point Tool для преобразования модели программируемой логики в арифметику с фиксированной точкой.

  • Рабочий процесс Fixed-Point Designer;
  • Использование Fixed-Point Advisor;
  • Использование Fixed-Point Tool.


Обмен данными с приложениями реального времени.

Цель: использовать интерфейс UDP для организации потоковой передачи данных между Simulink и приложением реального времени, исполняемого на платформе Zynq.

  • Обзор интерфейса обмена данными;
  • Настройка блоков UDP для потоковой передачи;
  • Синхронизация данных между Simulink и Zynq;
  • Анализ интерфейсов обмена данными.


Разработка драйверов устройств.

Цель: разработать драйверы для подключения периферийных устройств к процессорной системе.

  • Рабочий процесс разработки драйверов устройств;
  • Использование Legacy Code Tool;
  • Кросс-компиляция драйверов устройств;
  • Создание библиотеки драйверов устройств.


Разделение частей проекта между процессорной системой и программируемой логикой.

Цель: исследовать различные подходы к разделению частей проекта.

  • Анализ разбиения проекта на части в Simulink;
  • Просчёт компромиссных решений при разработке.
Поделиться

Задать вопрос

*
Настоящим в соответствии с Федеральным законом № 152-ФЗ «О персональных данных» от 27.07.2006, отправляя данную форму, вы подтверждаете свое согласие на обработку персональных данных . Мы, ООО ЦИТМ "Экспонента" и аффилированные к нему лица, гарантируем конфиденциальность получаемой нами информации. Обработка персональных данных осуществляется в целях эффективного исполнения заказов, договоров и пр. в соответствии с «Политикой конфиденциальности персональных данных». * - обязательные поля