Разработка и верификация систем на ПЛИС

На данном семинаре мы рассмотрим основные вопросы разработки и верификации алгоритмов на ПЛИС и ASIC.

В первой части семинара мы очертим типичные проблемы верификации, а также познакомимся с возможностями инструмента HDL Verifier, такими как генерация компонентов SystemVerilog DPI и интеграция с HDL-симуляторами. Также мы рассмотрим процесс разработки и проверки алгоритмов и моделей в рамках концепции модельно-ориентированного проектирования (МОП).

Во второй части семинара мы углубимся в процесс реализации алгоритмов на целевых платформах в рамках концепции МОП и осветим вопросы автоматической генерации исполняемого кода из алгоритмов MATLAB, моделей Simulink и диаграмм Stateflow. Мы познакомимся с новейшими возможностями продуктов HDL Coder и Fixed-Point Designer, позволяющих автоматизировать наиболее трудоёмкие этапы разработки.

На семинар приглашаются: руководители проектов, разработчики алгоритмов для встраиваемых систем, программисты ПЛИС и специалисты по верификации HDL-кода.