Марат Усс, Инженер по цифровой обработке сигналов

Доклад посвящён теме автоматической генерации Verilog и VHDL-кода для реализации алгоритмов на FPGA и ASIC. Будут рассмотрены темы описания и отладки алгоритмов на высоком уровне, в виде динамических моделей, поэтапного уточнения математики моделей с учётом последующей аппаратной реализации, и сравнения показателей автоматически сгенерированного кода, и кода, написанного вручную.
Особое внимание будет уделено роли высокоуровневого моделирования и автоматической генерации в рабочем процессе верификации кода на ПЛИС.

14 апреля
Вторник
Онлайн

10:00

Прошло

Спикеры

Марат Усс Марат Усс

Марат специализируется на системах цифровой обработки сигналов, системах обработки изображений и компьютерного зрения, а также радиолокационных системах. В 2010 году окончил Московский Энергетический Институт по специальности "Радиотехника". Имеет многолетний опыт разработки в средах MATLAB и Simulink.

Сферы применения

Поделиться

${message}

${message}