На конференции " Конференция "FPGA-Systems 2021.1" инженер ЦИТМ Экспонента Дмитрий Шидловский выступил с докладом на тему: "Генерация HDL кода из моделей MATLAB/Simulink".

В докладе был показан процесс разработки программ для ПЛИС c помощью модельно ориентированного проектирования на примере разработки широкополосной системы связи. По опыту выполнения проектов в России и за рубежом, использование модельно ориентированного проектирования может в разы ускорить время разработки сложных технический систем, содержащих в качестве вычислителей ПЛИС и процессоры, за счет раннего нахождения ошибок проектирования, автоматической генерации кода и повторного использования наработок.

Сначала была построена системная модель, на которой была выполнена проверка выполнения требований технического задания. Получив на этом этапе эталон системы, была выполнена разработка и детализация алгоритмов с помощью блоков Simulink и функций MATLAB. В процессе изменения и детализации алгоритмов выполнялась непрерывная верификация относительно эталона. При модельно ориентированном проектировании отладка алгоритмов выполнялась на моделях, которые с точностью до бита и такта соответствуют сгенерированному HDL коду, что позволило сократить время верификации HDL кода и написания тестов. 

В ходе доклада демонстрировались техники перевода моделей в фиксированную точку, оптимизации кода и моделей и их конвейеризация для обеспечения требуемой скорости выполнения.

Скачать презентацию вы можете по ссылке ниже.

Если вы желаете заказать похожий проект - пишите нам по адресу info@exponenta.ru

Подписывайтесь на наш канал.