Simulink Design Verifier использует формальные методы для идентификации сложных для нахождения ошибок проектирования в моделях, не требуя при этом интенсивного тестирования или запуска симуляции. Simulink Design Verifier использует формальные методы анализа. Эти техники позволяют математически определить все возможные ветви исполнения вашей модели для создания тестовых векторов и контрпримеров. Кроме того, Simulink Design Verifier позволяет обеспечивать автоматическое покрытие модели тестами, включая MC/DC покрытие – что требуется для сертификации высоконадежных систем.

${message}

${message}