В видео показана функция проверки БПФ и генератор сигнала, экспортированные в виде моделей SystemVerilog DPI-C из MATLAB и используемые в симуляции по стандарту универсальной методологии верификации (universal verification methodology, UVM).

При верификации сложных электронных компонентов, часто приходится вручную воссоздавать многие из моделей MATLAB®, которые использовались во время системного проектирования алгоритма.

HDL Verifier™ позволяет генерировать модели на языке C, обёрнутые в интерфейс SystemVerilog Direct Programming Interface (DPI) для использования в симуляторах Cadence®, Mentor или Synopsys®.

Повторное использование системных алгоритмических моделей дает возможность сэкономить недели ручного написания кода и отладки, и эти модели могут легко обновляться при изменении спецификации.

В видео показана функция проверки БПФ и генератор сигнала, экспортированные в виде моделей SystemVerilog DPI-C из MATLAB и используемые в симуляции по стандарту универсальной методологии верификации (universal verification methodology, UVM).

${message}

${message}